日本の電子工作界隈で数限りなく擦られたであろうネタ。この度自分も挑戦し、案外手こずったのでその記録を書いておく。 秋月600円FPGAについてこのページを見に来るからには大体知っている人が大多数だろうが、ちゃんと説明を書いておく。 LCMXO2-256HC-4TG100C(秋月) Lattice Semiconductor社のMachXO2シリーズのFPGA。型番の「256」とはLUT(Look-up Table)の数を意味し、256個のLUTがある。ArtixやZynqといったスタンダードな数万円台のFPGAボードには数万個程度のロジックセルがあることを考えると、2桁ほど作れる回路規模が劣るということになる。同じく秋月で安く売っていてお馴染みの「Tang Nano 9K」ですら名前の通り9000個程度のLUTロジックユニットを持つ。 LCMXO2-256はMachXO2シリーズの中で最も
はじめに FPGAを使ったリアルタイム認識を一緒に研究させて頂いている研究室で「GPU と FPGA を組み合わせて高性能化しよう」というアイデアに興味を持たれる学生さんは定期的に現れますし、過去に実際に何度も取り組んでもらっておりますので今日はそのチュートリアル的な話です。 このブログでも過去に何度か触れているように FPGA は様々なデバイスとの接続や超低遅延なリアルタイム処理に優れているが演算能力は乏しい GPGPUはその性質上並列化が進むほど低遅延が苦手になるが、演算能力は高い という特性があります（こことかこことか）。 ですので、この二つを組み合わせて、「高度な演算をリアルタイムにできないか？」というアイデアはみんな思いつくわけですが、なかなか罠も多い話でもあるので、ここで少し整理していこうと思います。 ［増補改訂］GPUを支える技術 ――超並列ハードウェアの快進撃［技術基礎］
本記事はHardware Description Language Advent Calendar 2025向けの記事です。 FPGAこそのプログラミング RTLなどのプログラミングを覚えると、それを活用してみたいと思いますよね。その際にFPGAを使うのはLSI開発に比べて手軽な選択肢の１つです。 そしてマイコンではなくFPGAでRTLを書くメリットの出し方としては大きく２つ マイコンなどでもできることをFPGAでもっと効率的にやる そもそもマイコンなどでは出来ないことをFPGAでやる が、あると思います。 昨今では特に AIアクセラレーターのようなものをFPGAで挑戦したいという人も増えたことから前者に挑戦する人も増えていますが、明らかな差別化として後者のFPGAでしか出来ない領域に手を出すこともお勧めです。特にFPGAでしか出来ない機能と組み合わせることで前者の技術も生きてきます。 イ
Deleted articles cannot be recovered. Draft of this article would be also deleted. Are you sure you want to delete this article? たるいと申します。 前回の記事が思ったより伸びてくれて、ちょっとうれしいです。 ということで調子に乗って、今回はPPU編をはじめていきます。 やっぱり、画面が出ないと楽しくないですよね。 Githubレポジトリはこちらです。実装全体を見たい方はどうぞ。 https://github.com/tarusake/tarunes/tree/hello-ppu 今回のゴール Verilator のシミュレーションで、最終的に以下のような画面が表示されるところまでを目指します。 以下の画面を出すのに 直接関係しない部分は、容赦なく非実装で進めてい
Deleted articles cannot be recovered. Draft of this article would be also deleted. Are you sure you want to delete this article? たるいと申します。 FPGAファミコンをスクラッチで作ろうと活動しております。 本記事はHardware Description Language Advent Calendar 2025 15日目の記事です。 続きかきました↓ FPGAファミコンのはじめかた(2) PPU編 Githubレポジトリ↓ https://github.com/tarusake/tarunes/tree/hello-cpu はじめに 「レトロゲーム」は、FPGAの活用例としてよく知られている分野の一つです。 中でもファミコン（NES）開発は挑戦者が多く、技術
FPGAをはじめてみたい 「FPGAという何やら面白いものがあるらしくて、使うとすごい計算やいろいろなデバイス制御ができるらしい。」 と、興味を持って頂ける方はそれなりにいらっしゃるのではないでしょうか？ 早速なんらかのHDLなる言語を勉強し、例えば SystemVerilog を少し勉強すれば下記のようなプログラムを書くことが出来ます。 入力ポート a,b から入ってくるデータをクロックサイクル毎に加算してc に出力するロジックのソースです。 module add ( input logic reset, input logic clk, input logic [31:0] a, input logic [31:0] b, output logic [31:0] c ); always_ff @( posedge clk ) begin if ( reset ) begin c <=
掲題の件について2022年末に思ったことをオンラインメモしておく。 まずはAnalogueの互換機やMiSTer FPGA愛好者でFPGAベースの機器は常にソフトウェアエミュレータを使用している場合より上だと勘違いしているのかなって感じる人をちょい見かけるので書いたTweet(最下段)を。 そもそも論だと低ラグであることが求められるSTG/ACT以外のジャンルはFPGAにするメリットよりも広く広まっているソルトウェアエミュレーションを使うことのメリットの方が以下略で、風呂上がりの戯言は終了 — MDBBSの残党 (@MDBBSRemnants) October 31, 2022 実際には一長一短だしむしろ歴史の長いソフトウェアエミュレーションの方が現状強い場面は多いよなと(そしてtypoしているアレ)。 ぱっと思いつくだけでも現状ソフトウェアエミュレーションの方がこの辺アドバンテージがある
私が所属する東京大学理学部情報科学科では三年の冬学期に CPU 実験という実験授業が開講されています。本稿ではその簡単な説明をした後、その実験の一環として約一ヶ月ほど取り組んだ「Linux が動作する RISC-V CPU を自作するプロジェクト」で何をしたか、またどのような成果を得たかについて紹介したいと思います。 本稿を読むその前に 弊学科では「XX 年度に教養学部から理学部情報科学科に進学してきた学生」を「XXer」と呼ぶ文化があります。本稿ではこの表現を断りなく用います1。また私は普段 Web が好きでもっぱら Web セキュリティに関することを追いかけているだけのしがない学部 3 年生なので (私についての情報は ここ に大体まとまっています)、こういう低いレイヤのことは未だによく分かっていません。あくまで素人の記事だとご理解いただけると嬉しいです。誤りの指摘や質問があれば、ここ
この記事は以下に移植されました。 tiramister.net
SiPeedの激安FPGAボード、Tang-NANOがSeeedで販売になってたのでいくつかまとめて購入しました。 GOWINのツールは半年ぐらい前からインストールして触っていたのですが、現物含めたファーストインプレッションとしては‥‥ ・GOWIN IDEツール 意外と使いやすい。SynplifyProで論理合成から配置配線までやるので、IDEはほぼガワだけの存在。そのうちVScodeのプラグインが出てきそう。 コンパイルはかなり高速だけどチューニング項目はあんまりない。タイミングを追い込んで使うようなヘビーな使い方を期待すると死ぬ。 ハードマクロを使うIPジェネレータや、組み込みロジアナなんかも一通り揃っている。 ただし、論理シミュレータがまったくないので、これだけで使おうとすると泥沼。QuartusPrime Liteと併用してModelSimを使うのが吉。 ・Tang-NANOボー
IoTやAIといったテクノロジーの進歩とともに、最近では、これまでハードウェアに触れてこなかったソフトウェア・エンジニアもFPGAを知る必要がある……、としばし論じられるようになってきた。そうした現状を踏まえ、この連載では、なぜソフトウェア・エンジニアがFPGAを学ぶ必要があるのか、FPGAとは何か、またその基本的な仕組みや構造を3回に分けて紹介する。 なぜソフトウェアのエンジニアがFPGAを学ぶ必要があるのか? ソフトウェア・エンジニアがいまからFPGAを学ぶ必要性について定量的に論じることは難しい。FPGAの設計手法やコンパイラ(※1)は日々進歩しており、既存のソフトウェア(※2)をそのままFPGA用にコンパイルできるケースも増えてきた。CPU(※3)とFPGAが搭載されたシステム上で、どのプログラムをどちらのハードウェアで実行するかを最適化する研究も以前から行われており、近い将来、多
選定作業にはAOMが公開しているソフトウェアエンコーダaomを使用し、改造によってツールを削減したときの映像品質を比較しました。 映像品質は一般的にビットレートと客観/主観画質のバランスで表されます。 客観画質とは計算によって数値化した画質のことで、代表的な手法としてはPSNRやSSIMがあります。 主観画質とは人の目で映像を評価した画質のことです。 今回は、客観画質としてPSNRを用いた指標(RD性能)を用い、映像品質を比較しました。 PSNRには"30dBを下回ると低品質である"といった基準はありますが、人の目で見たときの評価と必ずしも一致するわけではありません。 そこで、主観画質の評価も並行して実施し、多角的に映像品質低下を防止しました。 選定結果 まず、Superblockサイズを64X64と128X128とで比較しました。 その結果、テストケースのうち約75％でRD性能に変化がな
MacBook ProにIntel (Altera) FPGAの開発環境を構築したときのメモです。 Intel (Altera) FPGAの開発環境であるQuartus Prime Lite EditionはmacOS版がありません。Linux版ならあるのでVirtualBox上のLubuntuにQuartus Primeをインストールします。 構成 MacBook Pro (macOS Sierra) VirtualBox 5.1.14 (2017/01/31時点の最新) Lubuntu 16.04 LTS Quartus Prime Lite Edition 16.1 upadate 1 (2017/01/31時点の最新) VirtualBoxのインストールと仮想マシンの作成 VirtualBoxのサイト (Oracle VM VirtualBox) から、 VirtualBox 5.
はじめに 経緯 次の記事で Linux Kernel 4.4 から FPGA Manager Framework が提供されるようになったことを紹介しました。またこれらの記事で、4.4 では Higher Level Interface が提供されていないので、ユーザーがカーネルドライバを書かなくてはならないこと、簡易的かつ実験的な意味で fpgacfg ドライバを作ったこと、またその後の状況を説明しました。 「FPGA+SoC+Linux で FPGA Manager を試してみた」 @Qiita 「FPGA+SoC+Linux で FPGA Manager を試してみた(まとめ)」 @Qiita 「FPGA+SoC+Linux で FPGA Manager を試してみた(まとめ2)」 @Qiita Linux Kernel 4.10 になり、ようやく FPGA Manager Fram
みなさん、FPGA使ってますか？ スマートフォンの普及によって、ARMデバイスは本当に身近な存在になりました。近頃のスマートフォンは一昔前では考えられないほどいいCPU/SoCを搭載しているため、Twitterから3Dゲームに至るまで、手のひらにおさまる大抵の用途において十分に真価を発揮します。ところが「ひたすら行列計算を行いたい」「画像認識や機械学習をより低消費電力で回したい」といった、ちょっと特殊なシチュエーションになると、スマホに搭載されているARM CPU/SoCでは遠からず「性能の限界」がやってきます。この限界を突破するために、FPGAに手を出すのは生き物のサガと言っても差し支えないでしょう。すみません、ちょっと言い過ぎました。 今回はそんな「ちょっと特殊なシチュエーション」に憧れる人に向けて、廉価なFPGA開発ボードの使い方を紹介します。 Digilent製FPGA開発ボード
要約 Googleクラウド上の仮想マシンでAltera Quartus PrimeによるFPGA開発＆ビルドを行い、手元のFPGAボードとVPN経由でUSB接続して動かした話。4コア＋15GBメモリの開発環境を1時間あたり50円以下で使え、使わないときはOFFにしておけて便利。 DE0-Nano-SoCにブレッドボードと7セグ乗せたところ 3/11追記 keiさん情報によると、Xilinx Vivadoだとちょっと工夫するだけで同様のことができるらしい。最初っからX使っとけって話か。。 いきさつ ひさびさにFPGAをさわりたくなってDE0-Nano-SoCを買ったのだけど、開発環境であるQuartusを動かすマシンをどうしようかと考えた。FPGAのビルドっておそろしく重いので、最低でも4コア＋8GBメモリ程度のマシンが必要となる。 とはいえ、土日にちょろっと使う程度だし、もはや物理マシンを
はじめに 前回は「 FPGA+SoC+Linuxのブートシーケンスの概要」を説明しましたが、ここでは、Xilinx社のZYNQ に Vivado SDK で作った FSBL と U-Boot を使って Linux をブートする際のシーケンスとデザインフローを説明します。 また、ZYNQの場合は、FSBLを使う方法の他に U-Boot-splを使う方法もあります。U-Boot-splを使う方法は「FPGA+SoC+Linuxのブートシーケンス(ZYNQ+U-Boot-SPL編)」にあります。あわせてご覧ください。 ブートシーケンス 下図にZYNQでLinuxを動作させる時のブートシーケンスを示します。 図1 ZYNQ の Linux の起動までのブートシーケンス ・ステージ 0 (BootROM) ZYNQのステージ0ブートローダーはSDCardの第一パーティションにFATファイルシステムが
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
