國際半導體展 聚焦CoPoS和面板級封裝量產進展

SEMICON Taiwan國際半導體展將於9月2日開展，8月31日起一連串技術論壇搶先登場，聚焦先進封裝技術進展，其中台積電在CoPoS布局、台廠在面板級封裝（PLP）以及玻璃基板等技術量產化，將成為此次國際半導體展關注焦點。

人工智慧（AI）和高效能運算（HPC）晶片強調系統效能與成本效益，帶動小晶片（chiplet）以及異質整合設計趨勢，先進封裝技術成為提升多晶片整合記憶體及光學元件運作效能及良率的關鍵技術。

台積電主導的CoWoS（Chip-on-Wafer-on-Substrate）先進封裝產能供不應求，加上人工智慧晶片異質整合封裝的尺寸持續擴大，CoWoS封裝圓形晶圓使用效益降低，且關鍵材料矽中介層（interposer）光罩尺寸受物理侷限，促使先進封裝趨勢從晶圓級封裝朝向面板級封裝發展。

面板級「化圓為方」成為先進封裝的新方向，面板級封裝擁有較高的面積利用率，可提供更高產能和降低生產成本。根據統計，面板級封裝市場從2025年至2031年的年複合成長率估超過45%，預期2029年至2030年可進入量產成長期。

整體觀察，台廠正積極發展扇出型面板級封裝（FOPLP）與CoPoS（Chip-on-Panel-on-Substrate）兩大面板級先進封裝，其中FOPLP技術應用在消費電子晶片，已累計不少實績，量產良率穩定，台積電則積極布局CoWoS面板化的CoPoS技術。

從技術來看，產業人士分析，FOPLP技術上無須載板，封裝厚度可更薄，降低封裝成本並提升產能，CoPoS可多晶片整合高密度互連，支援更大封裝尺寸與高密度異質整合設計。CoPoS與CoWoS相比，晶片放在重布線層（RDL），CoWoS封裝的晶片置於矽中介層。

觀察應用，FOPLP主要鎖定電源管理晶片（PMIC）、射頻、低軌衛星、微控制器MCU等市場，CoPoS技術主要應用在AI繪圖處理器（GPU）、高效能運算晶片、特殊應用晶片（ASIC）等。

台積電先前透露正在建立CoPoS相關製造流程，大概需要1年左右時間可成熟，之後進入量產階段。業界人士分析，台積電布局CoPoS先進封裝，短期聚焦310x310mm基板尺寸，預計2027年進入試產，規劃2028下半年正式量產。

CoPoS封裝製程將使用到玻璃承盤（glass carrier），未來玻璃核心基板（Glass Core Substrate）加工通孔TGV（Through Glass Via）關鍵技術能否成熟，牽動玻璃基板效能與CoPoS量產良率。在CoPoS先進封裝製程以及關鍵玻璃通孔基板技術和設備，已有多家台灣廠商布局切入。

另一方面，FOPLP技術已成為國際大廠和台廠兵家必爭之地，產業人士分析，台廠包括台積電、日月光、力成、群創、友達、矽品等，國際大廠包括艾克爾（Amkor）、Nepes及韓國三星電子旗下三星電機（SEMCO）等，正加速FOPLP量產化。

其中力成在2016年先建立FOPLP實驗線，目前自動化生產線已完備，市場資訊顯示，包括超微（AMD）和博通（Broadcom）等客戶已包下產能，規劃2027年中期可量產，尺寸規模可到510mmx515mm。

力成說明，在扇出型面板封裝技術具備chip-middle、chip-last和chip-first等大項，其中chip-last與台積電的CoWoS-R技術類似，chip-middle與台積電的CoWoS-L類似。

群創建置由面板產線轉型的FOPLP封裝應用產線，2025年第2季通過客戶認證開始出貨，今年3月單月出貨量較2025年成長10倍，先鎖定放晶片再布線的chip first技術。

日月光投控投資2億美元，在高雄建置大尺寸FOPLP產線，預計2027年第1季開始逐步導入，旗下日月光半導體原先已有高階封裝FoCoS設計架構，其中扇出型FOCoS-Bridge封裝技術，整合多顆特殊應用晶片和高頻寬記憶體（HBM），鎖定客製化AI晶片先進封裝市場。